CHARGE COUPLING TYPE QUANTIZING CIRCUIT

Patent number:

JP57105893

Publication date:

1982-07-01

Inventor:

YAMADA TETSUO

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H03M1/12; H03M1/12; (IPC1-7): G11C27/00;

H01L29/76

- european:


H03M1/12

Application number: JP19800182147 19801224 Priority number(s): JP19800182147 19801224

Report a data error here

Abstract of JP57105893

PURPOSE:To achieve a charge coupling type quantizing circuit with high speed and performance to a large signal charge amount, by forming a channel potential so that a signal charge of a charge storage section always moves from a charge input section to a charge split section. CONSTITUTION:An input barrier electrode 16 corresponds to a charge injecting electrode as conventional device, and charge storage electrode groups 17-23 applied with different voltages and split electrodes 24, 25 making quantization are formed, a transfer pulse phi1 is applied to transfer electrodes 26, 27 and a transfer pulse phi2 is applied to transfer electrodes 28, 29 respectively. In this case, two-phase transfer electrodes are shown. A split resistor 30 splits a voltage of a power supply 31 and an ion injection layer of the opposite conduction type as the substrate formed in one chip is used as a resistive element. An analog signal charge injected to a storage region moves in a step potential and storage is made from a channel under a storage electrode 23 with the lowest potential.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

① 特許出願公開

⑩公開特許公報(A)

昭57—105893

50Int. Cl.3 G 11 C 27/00 H 01 L 29/76 識別記号

庁内整理番号 7343-5B 6851-5F

⑥公開 昭和57年(1982)7月1日

発明の数 審査請求 未請求

(全 7 頁)

匈電荷結合形量子化回路

20特

昭55-182147

②出

昭55(1980)12月24日

72発 明者 山田哲生

川崎市幸区小向東芝町1東京芝

浦電気株式会社トランジスタエ 場内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 則近憲佑

外1名

発明の名称

電荷結合形量子化回路

特許請求の範囲

1) 第1 導電形半導体基板上に絶縁膜を介して配 縦された少なくとも1個の導電性電極と、前記第 ,鴻電形半導体基板表面に選択的に形成された電 新蓄積部と、この電荷蓄積部へ信号電荷を注入す **お製荷入力部と、前記注入された信号電荷を所定** の単位も荷束に分割し時系列量子化信号電荷束列 ιc 変換する電荷分割部と、前配電荷警務部に注入 された信号電荷が前記電荷入力部から前記電荷分 ✍️舐へ向かって常時移動するようにチャネル覧位 か形成するパイアス手段とを具備したことを特徴 とする電荷結合形盤子化回路。

2) 前記チャネル電位を階段状に形成したととを **藤徹とする前配特許請求の範囲第1項記載の電荷** 由台形置子化回路。

3) 前記チャネル電位を傾斜状に形成したことを **遊放とする前記符許請求の範囲第1項または第2** 項記載の電荷結合形置子化回路。

4) 前記パイアス手段が、前記第1 導電形半導体 基板に形成された複数個の第2導電形高抵抗不純 物層より成る電圧分割抵抗素子を用いることを特 徴とする前配特許請求の範囲第1項乃至第3項い ずれか記載の質荷結合形量子化回路。

5) 的記ペイアス手段が、前配第1導電形半導体 基板上に絶録膜を介して配設して成る複数個の高 抵抗多結晶シリコンより成る電圧分割抵抗素子を 用いることを停ひとする前記停許請求の範囲第1 項乃至第4項いずれか記載の電荷結合形量子化回

6) 前記電荷警費部を前記第1 導電形半導体基板 に第2 導電形不純物領域を選択的に設けこの領域 内に第1導電形不純物領域を選択的に設け形成し たことを特徴とする前記特許請求の範囲第1項乃 至第5項いずれか記載の電荷結合形量子化回路。

7) 前記電荷蓄積部の階段状チャネル領域のチャ ネル髷を前記電荷分割部に向かって新次減少した ことを特徴とする前記特許請求の範囲第1項乃至

特開昭57-105893(2)

銀 6 頃いずれか記載の電荷結台形量子化回路。

8) 前記載荷書機部の階段状チャネル領域の各階段のチャネル長を前記電荷分割部に向かって耐次短かくしたことを特象とする前記特許請求の範囲第1項乃至第7項いずれか記載の電荷結合形量子化回路。

3. 発明の詳細を説明

本発明は電荷転送回路に関し、特にアナログ信号量を、電荷転送原理に基づいて量子化する電荷 続き 転送形量子化回路に用いて好選な技術に関するも のである。

使来アナログ信号量を量子化する回路としては、アナログ信号量を配荷量として取り扱い、その電荷量を所望の単位量に分割し、量子化を行うものが良く用いられている。これは、電荷量として取り扱うことにより、電圧性難音の混入を防ぎ、S/N比(信号離音比)の高い、しかも高速の処理回路が得られるためである。第1図(a)に使来の電荷転送形量子化回路の新面標造図を示す。(1)は p 形半導体基板、(2)は埋込みチャネルを形成する低機度

図で具体的に示されている。破線 (10) は分割電極下のチャネルポテンシャル分布を示し、 (11) はアナログ信号電荷、 (12) は分割された量子化信号電荷果を各々示す。 第1回 (9) は、印加パルスのタイミング図であり、パルスが 社分割電極(7)、パルスがは転送電極(8) に加える電圧パルスを示し、パルスをは転送電極(8) 左方に解接しており 同一構造の2 相駆動電極に印加する逆位相の電圧パルスを示す。

以上説明したように、従来例においてアナログ 信号の量子化が可能となるが、取り扱う信号量が 大きくなるか又は、高速性が要求された場合次の

ロヤ形不純物層、(3)は転送ティネルに非对称電位 を形成し、 2 相収動を可能ならしめるための p ~ 形不純物層、(4)は MOS (Metal Oxide Semiconductor) 杉延荷響機電極、(5)は電荷注入用障壁電極、(6)は 電荷入力転送用電極で同電極下に形成されたポテ ンシャルを押し上げることにより電荷住入用障壁 電徳(5)の下に形成されている障壁ポテンシャルを 越えて、電荷が蓄積電極下のポテンシャル井戸に 入力される。(7)は電荷蓄積井戸に蓄えられたアナ ログ信号延荷を、単位量に分割し、転送レジスタ へ汲み出すための分割電極、(8)は(7)から量子化さ れた信号電荷束を受け取り、紙面に向って左傾へ 転送するための転送電極、微は絶縁膜を否々示す。 即ち、電荷入刀電極(5)(6)下のチャネルから書積電 極(4)下のチャネルへ往入されたアナログ信号電荷 は、非対称ポテンシャルを有する分割電極(7)に高 電圧を印加することによりそのチャネルを満たし、 低電圧の印加により前記非対称ポテンシャルの差 に応じた単位電荷量に分割され汲み出される。と の様子は第1図(b)~(f)に示したポテンシャル分布 ·

本発明は上記点に鑑みなされたもので、第1 導電形半導体基板上に絶縁膜を介して配設された少なくとも 1 個の導電性電極と、前記第1 導電形半導体基板表面に選択的に形成された電荷書積部と、この電荷書積部へ信号電荷を注入する電荷入力部と、前記注入された信号電荷を所定の単位電荷東

特開昭57-105893(3)

以下、図面を容用して本発明を、実施例に基づ 詳細に説明する。 き詳

る。本発明の第1の実施例においては2層ポリシ リコンを用いた複数の重ね台わせ電極(との場合 7 電框)の各々に、分割抵抗(30)により抵抗分割さ れた異なる電圧を印加し、(17)(18)(19)(20)(21)(22)(23) の順に低電圧から徐々に上昇した電圧が印加され、 対向する蓄積領域のチャネルに階段状のポテンシ ャルを形成し、従来例と同様に入力障壁電極を通 して、蓄積領域に注入されたアナログ信号電荷は、 前記階段状ポテンシャル中を移動しポテンシャル の最も低い蓄積電極(23)下のチャネルから蓄積が行 われる。次に第3図(a)に第2図の X — X 切断断面 構造図を示し動作原理を説明する。尚、第2図と 同一箇所は同一符号を付して説明する。(34)は本実 施例ではp形半導体基板、(35)はn形埋込みチャネ ル加(36)はCCD(Charge Coupled Device)を 2 相駆動す るのに必要なポテンシャルの方向性を与えるため の p 形低機度不純物層、(32)(33)は量子化された電 荷を(29)から受けて紙面の左方へ伝送するための伝 送電極を示す。第1の実施例では信号電荷の書機。 量子化,転送は全て進込みティネル(35)内で行われ

第3回(10)~(1)は第3図(1)の合領域に対応する チャネルポテンシャルカ布図で、不発明の動作原 理を説明するためのものである。 第3因(b)はアナ □ / 佰号 ■ 荷束 が 書 横領 破 に 入 力 さ れ た 状 服 を 示 (39)は信号電荷を示し、(37)は信号電荷が存在し ☆い時の階段状に分布した蓄積領域のポテンシャ ルガ布、(38)は分割電極下のポテンシャル、(40)は転 送電征(26)(27)下のポテンシャルを各々示す。第3 図(b) は分割電框 (24) (25) に加えるパルス 6*、伝送電 毎 (26) (27) (32) に加える転送パルスも、同じく転送量 海(B)(29)(33)に加える転送パルス名のタイミンク図 てあり、図の時間ものに形成されるポテンシャル が布的が第3図のに相当する。即ち第3図のにか いてアナログ信号電荷(39)は全て署機領域に保持さ れている。久に時間は化至って分割電極に高電圧 が印加され、第3図にCCRテように分割電極下の メテンシャルが下降し、信号電荷は分割電極(24)。 (25)下迄流れ込む。 t=taはがか得び低電圧へ下降す A 過度状態であり 第3図(d) に示すように分割電極 (24)と(25)の追位差に相当する電荷束(41)を残して、

ポテンシャルの上昇と共に再び署横領域へ逆流を 起とす。との時分割電盔(25) Fに残された電荷束(41) が童子化された単位電荷となる。 t=t。では量子 化された第1番目の電荷束が2相駆動の電荷転送 レジスタへ移され、転送を開始する。同様の動作 をくり返して量子化が行われ、量子化動作が進む に従って審検領域に保持される信号電荷は成少し てゆく。本発明においては蓄積領域内のポテンシ +ル分布(37)が確段状に形成されているため、電荷 の減少に伴って、その重心が分割電極(24),(25)個へ 移動してゆく。たとえば最後の重子化電荷は分割 電極(24)と隣接した 岩積電極(23)の下にだけ局在し、 使って、(f)に示すように分割電極下のポテンシャ ルが下降すると瞬時に分割電極下へ移動し、高速 の量子化が可能になる。とれが本発明の大きな特 数である。第3図(ま)は最後(11番目)の量子化単 位電荷東であり、(43)は(n-1)番目の量子化電 荷束を示す。このようにして、 アナログ信号電荷 量が減少しても、安定した高速の量子化回路が実 現できる。なか、高速性をより効果的に行りため

特開昭57-105893(4)

に、本発明の第1の実施例においては、第2図に 成級で示した蓄積領域(チャネル領域)(44)が図の ように分割は極(24)、(25)方向へ向って細められてお り実効的なチャネル長をできるだけ小さくしてお り、蓄積電極(21)~(23)下の信号電荷密度が増しよ り高速性が増す。

また、第2 図に示すように警機電極(17) ~ (23) の それぞれは分割電極(24), (25) 方向への長さが短くなっており、この事によって前述同様、分割電極 (24), (25) 万向へ向かって警機電極下の信号電荷密度 が増し、より安定した高速動作が可能である。

次に本発明の第2の実施例を図面を参照して詳述に説明する。

第4図(a) に 不発明の第2の実施例の断面構造図を示す。尚、以下第2図及び第3図と同一箇所には同一符号を付して説明する。半導体基板(34) に絶数膜を介して蓄積電極(45) ~ (51) が設けられており、担込みチャネル層(35) が蓄積電極(45) (46) (47) の下に存在しない、ところが、第1の実施例と異なり、この値域が表面チャネルとなっている。即ち、第2

尚、上記実施例にかいては審積チャネルポテンシャルを陪良状に形成したが、量子化されるべきアナログ信号電荷を保持し審積するための審積領域のチャネルポテンシャルを信号電荷入力部から分割部に向かって下降する傾斜を有するように形成することも可能である。この場合の第4の実施

第 5 図は本発明の第 3 の実施例の断面構造図であり、(61)~(67)は蓄積電極であり、この場合偶数番目の電極下のロ形想込みチャネル内に低濃度 p⁻⁻形不配物がイオン注入されてかり、蓄積電極(62)と(63)、(64)と(65)、(66)と(67)に同一電圧が印加されても、階段状ポテンシャルが形成される。つまり、2 相 CCD 構造と同一構造が形成され、使って、実効的電極数は 1/2 になる。(56)(57)(58) が前記 p⁻⁻形

例の断面構造図を第6図(a), 第7図, 第8図(a) に示し、ポテンシャル分布図を第6図(b), 第8図(b) に示す。

また、チャネルポテンシャルを上記実施例を組合わせることにより階段・傾斜状にすることも可能である。.

以上のように、本発明によれば、電荷書積部の書積信号電荷が、電荷入力部から電荷分割部に近接した領域へ向う方向に常時移動するようにチャネル電位が形成されているため、大きな信号電荷量に対しても高速かつ高性能を電荷結合が量子に回路を提供できる。

4. 図面の簡単な説明

第1図(a)は、従来の名荷結合形量子化回路の断面構造図、第1図(b)~(f)は、従来の名荷結合形量子化回路の動作展理を説明するためのポテンシャル分布図、第1図(a)(f)のポテンシャル分布を説明するためのタイミングパルスを示す図、第2図は、本発明の第1の実施例を説明するための電荷結合形量子化回路の平面構造図、第3

持開昭57-105893(5)


図 (a) は、第 2 図の X - X 線で切断した断面構造図、 第 3 図 (b) ~ (s) は本発明の第 1 の実施例の動作原理を 鋭明するためのポテンシャル分布図、第 3 図 (b) は、 本発明の第 1 の実施例にかけるタイミング、 バルスを示す図、第 4 図 (a) は本発明の第 2 の実施例を示す断面構造図、第 4 図 (b) は第 4 図 (a) のポテンシャル分布図、第 5 図は本発明の第 3 の実施例 (a) を示す断面構造図、第 6 図 (a), 第 7 図, 第 8 図 (b) は第 6 図 (a), 第 7 図, 第 8 図 (a) のポテンシャル分布図である。図に 2 いて、

16 ··· 入力降磁電極、 17 ~ 23 ··· 電荷書程電極、 24.25 ···分割 電 種. 26~29,32,33 ··· 転送電極、 34 ··· P 形半導体差板、 35 ··· ロ形埋込みチャネル層、 36 ··· P ・ 形低處度不純物層、


37…蓄度部のチャネルポテンシャル、

38… 分割電極下のボテンシャル、 39…アナログ信号電荷点、 40… 信号電源下のボテンシャル 41… 号子ル単析 電布面


(7317) 代理人 并埋士 朗 近 簟 佑 (经沙1名)







才 2 図



才 3 团

